Cadence XCELIUM

这篇文章主要介绍了一款由Cadence公司推出的高性能并行逻辑仿真器——XCELIUM，它主要用于数字电路和SoC系统级芯片的设计验证。XCELIUM支持多种验证语言和方法学，包括SystemVerilog、VHDL、SystemC等，并且通过多核并行运算技术显著提升了仿真性能，在RTL、门级和DFT仿真方面分别提速了3倍、5倍和10倍。此外，它还集成了机器学习技术，能够从过去的回归运行中学习，优化随机引擎的效率，从而在保证覆盖率的前提下大幅减少仿真次数。

XCELIUM的一大特点是其强大的多核并行运算能力，这使得它在处理复杂设计时表现尤为出色。同时，它的自动优化编译流程和广泛的应用支持也让工程师无需额外编码即可提升验证效率。文章还提到，XCELIUM采用了多项专利技术，如SystemVerilog Testbench覆盖率和多核并行编译等，进一步优化了SoC的验证时间。

总的来说，XCELIUM是一款功能强大且高效的仿真工具，尤其适合处理大规模SoC设计和复杂验证任务。它的机器学习技术和自动化功能让整个验证过程更加智能和高效，对缩短系统开发周期非常有帮助。如果你从事数字电路或芯片设计工作，这款工具可能会成为你的得力助手。

软件特色

‌1、多核并行运算能力‌

Xcelium支持基于多核并行运算，能够显著提高仿真性能。相比单核仿真，Xcelium在寄存器传输级（RTL）仿真、门级仿真及DFT仿真方面的性能分别平均提速3倍、5倍和10倍，从而大幅缩短了系统开发时间和系统级芯片（SoC）的设计周期‌。

2、自动优化编译流程‌

Xcelium能够自动将设计与验证测试环境代码分配至最优引擎，并自动选取最优CPU内核数目，以提高执行速度。这种自动化的编译流程进一步提升了仿真的效率‌。

3、 ‌广泛的应用支持‌

Xcelium支持多种设计方式和IEEE标准，使得工程师无需重新编码即可提升性能，适应各种复杂的设计验证需求‌。

4、‌采用专利技术‌

Xcelium采用了多项专利技术，包括为快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译等，这些技术共同优化了整个SoC验证时间‌。

5、错误仿真引擎‌

Xcelium配备的错误仿真引擎能够分析电路可能出错的节点，完成注错和仿真，这对于验证环境中错误覆盖率的报告至关重要‌。

软件优势

1、广泛的语言支持

支持SystemVerilog、VHDL、SystemC、UVM和IEEE UPF标准。

2、同类最佳性能

自动化并行和增量构建技术，支持大型SoC设计的编译和同类最佳的模拟引擎，以实现最佳回归吞吐量，包括一个多核引擎，以加速长时间运行的测试用例。

3、通过应用加速

Xcelium应用程序，如混合信号、基于机器学习的测试压缩和功能安全，便于混合和匹配整个设计和验证周期所需的不同技术。